

MACHINE-ASSISTED TRANSLATION (MAT):

(19)【発行国】

(19)[ISSUING COUNTRY]

日本国特許庁(JP)

Japan Patent Office (JP)

(12)【公報種別】

(12)[GAZETTE CATEGORY]

公開実用新案公報(U)

Unexamined Utility Model (U)

(11)【公開番号】

(11)[KOKAI NUMBER]

実開平 5-46121

Unexamined Japanese Utility Heisei 5-46121

(43)【公開日】

(43)[DATE OF FIRST PUBLICATION]

平成5年(1993)6月18 June 18, Heisei 5 (1993. 6.18)

日

(54) 【考案の名称】

(54)[TITLE OF THE DESIGN]

ラジオ受信機

Radio set

(51)【国際特許分類第5版】

H03J 7/28

(51)[IPC 5]

H03J 7/28

【審査請求】 未請求 [REQUEST FOR EXAMINATION] No

【請求項の数】 1 [NUMBER OF CLAIMS] 1

【全頁数】 3 [NUMBER OF PAGES] 3

(21)【出願番号】

(21)[APPLICATION NUMBER]

実願平 3-93982

Utility Application Heisei 3-93982

(22)【出願日】

(22)[DATE OF FILING]

平成3年(1991)11月1 November 15, Heisei 3 (1991. 11.15)

5日



(71)【出願人】

(71)[PATENTEE/ASSIGNEE]

【識別番号】

[ID CODE]

000001889

000001889

【氏名又は名称】

[NAME OR APPELLATION]

三洋電機株式会社

Sanyo Electric Co., Ltd.

【住所又は居所】

[ADDRESS OR DOMICILE]

大阪府守口市京阪本通2丁目1

8番地

(72)【考案者】

(72)[INVENTOR]

【氏名】

[NAME OR APPELLATION]

柳井 鉄也

Yanai, Tetsuya

【住所又は居所】

[ADDRESS OR DOMICILE]

大阪府守口市京阪本通2丁目1 8番地 三洋電機株式会社内

(74)【代理人】

(74)[AGENT]

【弁理士】

[PATENT ATTORNEY]

【氏名又は名称】

[NAME OR APPELLATION]

西野 卓嗣

Nishino, Takuji

(57)【要約】

(57)[ABSTRACT OF THE DISCLOSURE]

【目的】

[PURPOSE]

億装置内に記憶できるようにす using an AD converter etc. る。

AD変換器等を用いることな It can store a broadcast signal in a memory unit く、電界強度順に放送信号を記 in order of an electric field strength, without




【構成】

21のオートプリセットキーの 操作に応じて、自動掃引動作を 以上の放送信号が受信される の電圧を所定ステップで供給す ることにより、デュアルゲート FET3の利得を定め、当該利 情報に基づき並び替え、以って unit 22. 記憶装置22には、電界強度順 にデータが記憶される。

[CONSTITUTION]

本考案によれば、キー入力部 According to this design, according to an operation of the auto preset key of the key input part 21, it starts automatic sweep action, as a 開始し、その結果、所定レベル result, if the broadcast signal more than a prescribed level is received, by supplying a と、当該受信周波数とは無関係 voltage unrelated to said received frequency at a prescribed step, it will define the gain of the dual gate FET 3, and will judge whether the signal more than a prescribed level is detected 得において所定レベル以上の信 in said gain, if a signal is detected, it stores the 号が検出されるか否かを判定 information about a received frequency, and the し、信号が検出されれば、受信 information about said voltage in a memory unit 周波数に関する情報と前記電圧 22, at the time of the completion of said auto に関する情報を記憶装置 2 2 に preset action, it rearranges the content stored in 記憶し、前記オートプリセット the memory unit based on the information 動作の終了時、記憶装置に記憶 concerning said voltage, and stores data in された内容を前記電圧に関する order of an electric field strength in a memory





2: Tuning

8: Mixing

11: Control circuit

13: DC-DC converter

15: Level detection circuit

16: Display

21: Key input

22: Memory

【実用新案登録請求の範囲】

【請求項1】

ルゲートFETが配設されたラ

[CLAIMS]

[CLAIM 1]

局部発振回路が位相同期ルー A radio set, in which while a local oscillation プ (PLL) にて構成されると circuit comprises phase locked loops (PLL), it is ともに、高周波増幅段にデュア the radio set in which the dual gate FET is arranged by the high frequency amplification ジオ受信機であって、指令に応 stage, it is equipped with automatic sweep じて自動掃引動作を開始し、所 means which starts automatic sweep action 定レベル以上の放送信号の受信 according to a command and stops said



定レベル以上の放送信号の受信 に応じて前記自動掃引手段の自 動掃引動作が停止した際、受信 周波数とは無関係に前記デュア ルゲートFETの第2ゲートに 所定ステップで変化する電圧を 供給し、前記デュアルゲートF ETの利得を制御する電圧供給 供給された電圧に応じた利得に て前記デュアルゲートFETで の有無を判定する判定手段と、 この判定手段にて受信したこと が判定された際、受信信号に対 応付けて前記電圧供給手段から 供給される電圧に関する情報を 記憶する記憶手段と、この記憶 る並び替え手段とを具備したこ とを特徴とするラジオ受信機。

に応じて前記自動掃引動作を停 automatic sweep action according to reception 止する自動掃引手段と、前記所 of the broadcast signal more than a prescribed level, voltage supply means which supplies the voltage which varies at a prescribed step to the 2nd gate of said dual gate FET regardless of a received frequency and control the gain of said dual gate FET when automatic sweep action of said automatic sweep means stops according to reception of the broadcast signal more than said predetermined level, evaluation means to 手段と、この電圧供給手段から judge the existence of reception of the broadcast signal more than a prescribed level based on the receive-signal amplified at said 増幅された受信信号に基づき所 dual gate FET on the gain according to the 定レベル以上の放送信号の受信 voltage supplied from this voltage supply means, memory means to store the information about the voltage which matches with a receive-signal and is supplied from said voltage supply means when having received with this evaluation means is judged, and rearrangement means which rearrange the 手段に記憶された内容を前記電 content stored in this memory means based on 圧に関する情報を基に並び替え the information about said voltage.

【図面の簡単な説明】

【図1】

本考案の一実施例を示すブロッ ク図である。

【図2】

チャートである。

[BRIEF DESCRIPTION OF THE DRAWINGS]

[FIG. 1]

It is the block diagram showing one Example of this design.

[FIG. 2]


本考案に係る動作を示すフロー It is the flowchart which shows action based on this design.



[DESCRIPTION OF SYMBOLS] 【符号の説明】 デュアルゲートFET 3 3 Dual gate FET 7 7 電圧制御発振器(VC Voltage controlled oscillator (VCO) O) 11 Control circuit 1 1 制御回路 ローパスフィルタ 1 2 12 Low pass filter 1 5 レベル検出回路 15 Level detector circuit 第1アナログスイッチ 17 1st analog switch 1 7 18 第2アナログスイッチ 18 2nd analog switch

【図1】

[FIG. 1]



JP5-46121-U



2: Tuning

8: Mixing

11: Control circuit

13: DC-DC converter

15: Level detection circuit

16: Display

21: Key input

22: Memory



【図2】 [FIG. 2] スタート S-I S-2 分周比变更 S-3 奎带域棉引 同謂 S-5 SI . HINN S2=L1ベル 制御デ-9発生 S-11 S-9 受信デ-9再設定 S-10 受信于9及UN 記憶 S-14 S-15 K = K+1 5-16 52 = H VNIV S-17 K = 7 データ並び替え

エッド



Start

S-1: K = 1

S-2: Change dividing ratio

S-3: Sweep all bands?

S-4: Tuning?

S-5: S1 = H level

S2 = L level

S-6: N = 1

S-7: Generate control data

S-8: S1 = L level

S-9: reset receiving data

S-10: Tuning?

S-11: S1 = H level

S-12: N = N + 1

S-13: N = 11 ?

S-14: Store receiving data and N

S-15: K = K + 1

S-16: S2 = H level

S-17: K = 7?

S-18: Rearrange data

End

【考案の詳細な説明】

[DETAILED DESCRIPTION OF THE UTILITY

MODEL]

[0001]

[0001]

【産業上の利用分野】

[INDUSTRIAL APPLICATION]

本考案は、ラジオ受信機に関 This design is related with a radio set.

する。

[0002]

[0002]

【従来の技術】

[PRIOR ART]

近年、ラジオ受信機では、プ In recent years, in a radio set, in order to



めに、受信可能な

トプリセット機能 が採用されている。

[0003]

を司るマイクロコンピュータが automatic sweep action. ベル以上の放送信号が記憶装置 内に自動的に記憶される。

[0004]

された内容を電界強度レベルが 大きい順に並べ替え、使用者の 使い勝手を向上させるようにし electric-field-strength level. たものがある。

リセット動作の簡素化を計るた measure the simplification of preset action, it is receivable.

放送局をメモリ等の記憶装置に What is called an auto preset function in which it 自動的に記憶させる、所謂オー lets memory units, such as a memory, store a broadcasting station automatically These are adopted.

[0003]

斯るオートプリセット機能に Explaining such auto preset function, the 付き簡単に説明すると、使用者 microcomputer, which manages action of a のオートプリセットキーの操作 radio set corresponding to an operation of に対応してラジオ受信機の動作 automatic preset key by an user, performs

自動掃引動作を実行する。そし And as a result of this automatic sweep, when a て、この自動掃引の結果、所定 broadcast signal more than a prescribed level is レベル以上の放送信号が受信さ received, a microcomputer stores the dividing れると、マイクロコンピュータ ratio corresponding to said frequency in a は当該周波数に対応する分周比 memory unit and restarts sweep action.

を記憶装置に記憶して、掃引動 By repeating such a procedure, the broadcast 作を再開する。このような手順 signal more than a prescribed level is を繰り返すことにより、所定レ automatically stored in a memory unit.

[0004]

また、最近では、受信信号よ Moreover, recently, there is the one which り得られたキャリア信号(アナ improves a user's versatility by converting the ログ信号)をデジタル信号に変 carrier signal (analog signal) acquired from the 換し、当該デジタル情報を受信 receive-signal into a digital signal, by storing 周波数情報と対応付けて記憶す said digital information corresponding ることにより、記憶装置に記憶 received frequency information, rearranging the content stored in the memory decreasing unit in the order of



[0005]

【考案が解決しようとする課 題】

然し乍ら、上記の構成では、 AD変換器が別途必要になるた め、部品点数の増大並びにコス トの上昇を招くものであった。

[0006]

【課題を解決するための手段】

上記の課題に鑑み、本考案は、 局部発振回路が位相同期ループ (PLL) にて構成されるとと もに、高周波増幅段にデュアル ゲートFETが配設されたラジ オ受信機であって、指令に応じ て自動掃引動作を開始し、所定 レベル以上の放送信号の受信に 応じて前記自動掃引動作を停止 する自動掃引手段と、前記所定 レベル以上の放送信号の受信に 掃引動作が停止した際、受信周 波数とは無関係に前記デュアル ゲートFETの第2ゲートに所 定ステップで変化する電圧を供 給し、前記デュアルゲートFE Tの利得を制御する電圧供給手 段と、この電圧供給手段から供 給された電圧に応じた利得にて 前記デュアルゲートFETで増 幅された受信信号に基づき所定

[0005]

IPROBLEM TO BE SOLVED BY THE UTILITY MODEL

However, since an AD converter is needed separately for the above-mentioned composition, it increases the number of parts and the cost.

[0006]

[MEANS TO SOLVE THE PROBLEM]

takes into consideration the above-mentioned problem and, as for this design, while a local oscillation circuit is structured by a phase locked loop (PLL),

it is a radio receiver in which the dual gate FET is arranged at the high frequency amplification stage, and is equipped with the automatic sweep means which starts automatic sweep action according to a command and stops said automatic sweep action according to reception of broadcasting signal more than a prescribed 応じて前記自動掃引手段の自動 level, the voltage supply means which supplies the voltage, which varies at prescribed step, to the 2nd gate of said dual gate FET regardless of a received frequency, and controls the gain of said dual gate FET, when automatic sweep action of said automatic sweep means stops according to reception of the above broadcast signal more than said predetermined level, the evaluation means which judges whether it received the broadcast signal more than a prescribed level or not, based on the レベル以上の放送信号の受信の receive-signal amplified by said dual gate FET 有無を判定する判定手段と、こ at the gain according to the voltage supplied



並び替え手段とを具備したこと を特徴とする。

の判定手段にて受信したことが from this voltage supply means, the memory 判定された際、受信信号に対応 means which stores the information about the 付けて前記電圧供給手段から供 voltage, which is supplied from said voltage 給される電圧に関する情報を記 supply means, corresponding to the received 憶する記憶手段と、この記憶手 signal, when having received is judged by this 段に記憶された内容を前記電圧 evaluation means, and the rearrangement に関する情報を基に並び替える means which rearranges the content stored in this memory means based on the information concerning said voltage.

It is characterized by the above-mentioned.

[0007]

【作用】

給して、このデュアルゲートF FET. ETの利得を定める。

[0008]

けて前記電圧に関する情報を記 means, corresponding 億手段に記憶させる。その後、

[0007]

[OPERATION]

本考案によれば、自動掃引動 According to this design, when the broadcast 作により所定レベル以上の放送 signal more than a prescribed level is received 信号が受信されると、当該受信 by automatic sweep action, it generates a 周波数とは無関係な電圧を所定 voltage unrelated to said received frequency at ステップで発生させてデュアル a prescribed step, supplies the 2nd gate of dual ゲートFETの第2ゲートに供 gate FET, and defines the gain of this dual gate

[8000]

次いで、この定められた利得 Subsequently, in this defined gain, it judges において前記受信周波数が所定 whether said received frequency presents more レベル以上を呈するか否かを判 than a prescribed level or not, when presenting 定し、所定レベル以上を呈する more than a prescribed level, it stores the 場合、当該受信周波数に対応付 information about said voltage in memory said received to frequency.

自動掃引動作が受信バンド全域 After that, if it is judged that automatic sweep に亘って行われたことが判定若 action has been performed throughout the しくは前記記憶装置の全ての記 receiving band or that data were written in all 憶領域にデータが書き込まれた the storage areas of said memory unit, it ことが判定されると、前記電圧 rearranges the content stored in said memory



に関する情報に基づき前記記憶 unit based on the information about said 装置に記憶された内容を並び替 voltage. える。

[0009]

[0009]

【実施例】

示すブロック図で、1はアンテ ナ、2はアンテナ同調回路、3 の出力信号が供給されるデュア ルゲートFET、4はデュアル 抗、5はカップリングコンデン サ、6は受信高周波信号を選択 位相同期ループ(PLL)回路 を構成する電圧制御発振器(V CO)、8は高周波増幅回路6か らの高周波信号とVCO7から の発振信号とを混合し、所定の 中間周波数信号を導出する混合 回路、9は混合回路8からの中 間周波数信号を増幅する中間周 波数増幅回路、10は中間周波 数増幅回路9からの中間周波数 信号を検波する検波回路、11 はVCO7からの発振信号をN 分周するプログラマブル分周 する位相比較回路を内蔵する制 reference signal

[EXAMPLES]

図1は、本考案の一実施例を FIG. 1 is the block diagram showing one Example of this design, 1 is an antenna, 2 is an antenna tuning circuit, 3 is a dual gate FET in は第1ゲートに同調回路2から which the output signal from a tuning circuit 2 is supplied to 1st gate, 4 is the resistance to become the load of the dual gate FET 3, 5 is a ゲートFET3の負荷となる抵 couple condenser, 6 is the high frequency amplifier circuit to carry out choice amplification of the received high frequency signal, 7 is the 増幅する高周波増幅回路、7は voltage controlled oscillator (VCO) which comprises phase-synchronizations loop (PLL) circuit, 8 is the mixer circuit which mixes the high frequency signal from high frequency amplification circuit 6 and the oscillation signal from VCO7 and leads a prescribed intermediate frequency signal, 9 is the intermediate-frequency amplifier circuit which amplifies a middle frequency signal from a mixer circuit 8, 10 is the detection circuit which detects the intermediate-frequency signal from the intermediate-frequency amplifier circuit 9, 11 is the control circuit which builds in a programmable frequency divider which carries 器、このプログラマブル分周器 out N dividing of the oscillation signal from からの分周出力と基準信号発生 VCO7, and a phase comparison circuit which 回路からの基準信号とを比較 compares the dividing output from し、位相差に応じた信号を出力 programmable frequency divider and from a reference-signal 御回路で、マイクロコンピュー generator circuit, and outputs the signal



夕にて構成されている。

12は制御回路11から出力さ microcomputers. れた位相差信号が供給され、当 該位相差信号に基づきVCO7 に制御電圧を供給するローパス フィルタ、13はローパスフィ ルタ12に基準電圧を供給する ローパスフィルタ12の負荷と なる抵抗、15は受信信号が所 定レベル以上か否かを判定し、 所定レベル以上のとき、検出信 号を制御回路11に供給するレ ベル検出回路、16は制御回路 11からの信号に基づき受信周 波数を表示する表示器、17は ローパスフィルタ12からデュ アルゲートFET3の第2ゲー トへの線路に配置され、制御回 制御される第1アナログスイッ チ、18はDC-DCコンバー タ13からデュアルゲートFE T3の第2ゲートへの線路に配 置され、制御回路11からの制 御信号S2にて制御される第2 制限用抵抗、20はコンデンサ、 21はキー入力部、22はメモ リ等の記憶装置である。

[0010]

ローチャートを参照して説明す demonstrates action. る。

according to a phase difference, and comprises

12 is a low pass filter which a phase-difference signal outputted from the control circuit 11is supplied to, and supplies a control voltage to VCO7 based on said phase-difference signal, 13 is DC-DC converter which supplies a DC-DCコンバータ、14は reference voltage to a low pass filter 12, 14 is the resistance which becomes the load of a low pass filter 12, 15 is a level detector circuit which judges whether receive-signal is more than a prescribed level, or not, and supplies a detecting signal to a control circuit 11 at the time more than a prescribed level, 16 is the display which displays the received wave number based on a signal from a control circuit 11, 17 is the 1st analog switch which is arranged on the track from a low pass filter 12 to the 2nd gate of the dual gates FET3, and is controlled by 路11からの制御信号S1にて control-signal S1 from a control circuit 11, 18 is the 2nd analog switch which is arranged on the track from DC-DC converter 13 to the 2nd gate of dual gate FET3 and is controlled by the control signal S2 from a control circuit 11, 19 is the resistance for electric-current limited, 20 is a condenser, 21 is a key input part, 22 is a アナログスイッチ、19は電流 memory unit, such as a memory.

[0010]

次に、動作について図 2 のフ Next, with reference to the flowchart of FIG. 2, it



[0011]

リアドレスカウンタ(図示せず) の値Kを「1」とした後、プロ グラマブル分周器に設定される 数(例えば、「1」)づつ増加さ せ、自動掃引動作を開始する。

[0012]

また、斯る自動掃引動作は、 $1 \sim S - 3$).

[0013]

になっており、デュアルゲート the maximum gain state. FET3は、最大利得状態にあ る。

[0014]

[0011]

キー入力部 2 1 のオートプリ When the auto preset key of the key input part セットキーが操作されると、制 21 is operated, a control circuit 11increases the 御回路 1 1 は、記憶装置 2 2 の dividing ratio set in a programmable frequency 記憶領域を指定するためのメモ divider by every predetermined number (for example, "1") from the present cycle number, after setting the value K of the memory address counter (not shown) for designating the storage 分周比を現在の周波数から所定 area of memory unit 22 to "1.", and starts automatic sweep action.

[0012]

Moreover, such automatic sweep action 現在プログラマブル分周器に設 continues until the dividing ratio set in the 定された分周比が掃引動作開始 present programmable frequency divider 時の分周比と同じになるまで becomes the same as the dividing ratio at the (即ち、自動掃引動作が受信バ time of a sweep action start (that is, until it is ンドの全域に亘って行われるま carried out over the whole region of automatic で) 継続される(ステップSー sweep action receiving band). (step S-1-S-3)

[0013]

尚、このとき、制御回路11 In addition, at this time, control-signal S1 from a からの制御信号S1は、Lレベ control circuit 11 is in L level and control-signal ル、制御信号S 2 は、Hレベル S2 is in H level, and the dual gate FET 3 is in

[0014]

そして、斯る自動掃引の結果、 And as result of a such automatic sweep, if a ある周波数において受信信号レ receive-signal level is judged to be more than ベルが所定レベル以上あること the prescribed level in a certain frequency, and が判定され、検出信号が制御回 a detecting signal is supplied to a control circuit 路11に供給されると、制御回 11, the control circuit 11 alters control-signal S1



タ13からの線路を遮断すると (step S-4, S-5). ともに、ローパスフィルタ12 からの線路を開放する(ステッ $\mathcal{I}S-4$, S-5).

路11は制御信号S1をHレベ into H level, and alters control-signal S2 into L ルに、制御信号S2をLレベル level, interrupts the track from DC-DC converter に変更し、DC-DCコンバー 13, and opens a track from a low pass filter 12.

[0015]

ンタの値Nを1に設定するが、 対応しており、カウンタ値が1 のとき、同調電圧が 1 V になる voltage may be set to 1V. ように設定される。

[0016]

に設定するようになされている 1. (step S-6, S-7). $(\mathsf{X} \mathsf{F} \mathsf{y} \mathsf{T} \mathsf{S} - \mathsf{6} \setminus \mathsf{S} - \mathsf{7})_{\mathsf{o}}$

[0017]

する。

[0015]

また、先にプログラマブル分 Moreover, it sets the value N of the counter for a 周器に設定された分周比をバッ prescribed voltage setup as 1 after storing ファレジスタ等に一時的に格納 temporarily the dividing ratio previously set as した後、所定電圧設定用のカウ the programmable frequency divider in a buffer register etc. However, the value of this counter このカウンタの値は、ローパス is corresponding to the synchronization voltage フィルタ12からの同調電圧に from a low pass filter 12, when a counter value is 1, it sets up so that the synchronization

[0016]

そして、制御回路11は、カ And the control circuit 11 is designed to set the ウンタの値が1のとき、ローパ dividing ratio corresponding to the frequency in スフィルタ12からの同調電圧 which the synchronization voltage from a low が 1 Vとなる周波数に対応する pass filter 12 becomes 1V, to a programmable 分周比をプログラマブル分周器 frequency divider when the value of a counter is

[0017]

従って、VCO7は当該分周 Accordingly, VCO7 oscillates on the frequency 比で定まる周波数で発振し、受 decided in said dividing ratio, a receiver 信機はこの発振周波数と中間周 receives the broadcast signal which differs from 波数だけ異なる放送信号を受信 this oscillation periphery wave number by an intermediate frequency.

一方、このローパスフィルタ 1 On the other hand, the output of this low pass



れる。

バッファレジスタ等に記憶され たデータに基づき先に受信され た周波数が表示される。

[0018]

し、次いでレベル検出回路 1 5 (step S-8, S-9, S-10). の出力の判定を行う(ステップ S-8, S-9, S-10).

[0019]

当該制御電圧にて定まる利得に て受信信号を増幅する。

[0020]

2に変更し、この値 2 に対応す the above-mentioned procedure.

2の出力は、第1アナログスイ filter 12 is supplied to 2nd gate of the dual gate ッチ17を介してデュアルゲー FET through the 1st analog switch 17.

トFETの第2ゲートに供給さ In addition, at this time, in display 16, the frequency previously received is displayed 尚、このとき、表示器 1 6 では、 based on the data stored in a buffer register etc.

[0018]

その後、制御信号S1をLレ After that, it sets control-signal S1 to L level, ベルに設定し、ローパスフィル interrupts the voltage supply from a low pass タ12からの電圧供給を遮断す filter 12, sets the data stored in the buffer るとともに、バッファレジスタ register in programmable frequency divider に記憶されていたデータをプロ again, subsequently, performs an evaluation of グラマブル分周器に再度設定 the output of the level detector circuit 15.

[0019]

このとき、デュアルゲートF At this time, since the control voltage of 1V is ET3の第2ゲートには、コン impressed by the act of condenser 20 acts in デンサ20の作用により1 Vの the 2nd gate of the dual gate FET 3, the dual 制御電圧が印加されているた gate FET 3 amplifies a receive-signal on the め、デュアルゲートFET3は、 gain decided by said control voltage.

[0020]

そして、レベル検出回路 1 5 And if the detecting signal is not outputted from から検出信号が出力されていな the level detector circuit 15, the control circuit ければ、制御回路 1 1 は、制御 11sets control-signal S1 as H level again, alters 信号S1を再度Hレベルに設定 the value of a counter to 2, sets up the dividing するとともに、カウンタの値を ratio corresponding to this value 2, and repeats



る分周比を設定して上述の手順 (step). S-11, S-12. を繰り返す(ステップS-11、 $S-12)_{o}$

[0021]

びに前記カウンタの値を記憶さ memory address counter. せる。

[0022]

だけ増加させるとともに、制御 alters control-signal S2 信号S2をHレベルに変更し、 設定される分周比を所定数だけ predetermined number. 増加させる (ステップS-14 (step S-14-S-16). $\sim S - 16)$.

[0023]

引が終了すると、制御回路11 8).

[0024]

【考案の効果】

[0021]

一方、検出信号が出力されて On the other hand, if the detecting signal is いれば、制御回路11は、前述 outputted, the control circuit 11stores the したメモリアドレスカウンタに information concerning a received frequency て指定された記憶装置の領域 and the value of an said counter in the region of に、受信周波数に関する情報並 a memory unit designated by above-mentioned

[0022]

その後、制御回路11は、メ After that, the control circuit 11 increases the モリアドレスカウンタの値を1 value of a memory address counter by only 1, into H level, subsequently, increases the dividing ratio to be 次いでプログラマブル分周器に set in a programmable frequency divider by only

[0023]

尚、プリセット数が所定数(こ In addition, when a preset number reaches a の実施例の場合、7)に達する predetermined number (7 in this Example) or か、または受信バンド全域の掃 the sweep of the receiving band whole region is completed, a control circuit 11 rearranges は、前記カウンタの値を基に例 memory contents, for example, in the えば、値が大きい順に記憶内容 decreasing order of the value based on the を並び替える (ステップS-1 value of said counter. (step S-18).

[0024]

[ADVANTAGE OF THE UTILITY MODEL]



路が位相同期ループ(PLL) にて構成されるとともに、高周 波増幅段にデュアルゲートFE Tが配設されたラジオ受信機で あって、指令に応じて自動掃引 動作を開始し、所定レベル以上 の放送信号の受信に応じて前記 自動掃引動作を停止する自動掃 自動掃引手段の自動掃引動作が Tの第2ゲートに所定ステップ デュアルゲートFETの利得を 圧に応じた利得にて前記デュア にて受信したことが判定された 際、受信信号に対応付けて前記 電圧供給手段から供給される電 手段と、この記憶手段に記憶さ かも受信周波数を電界強度順に field strength, and is practical. 記憶することが可能になり、実 用的である。

本考案によれば、局部発振回 According to this design, while a local oscillation circuit comprises phase locked loops (PLL), it is the radio set in which the dual gate FET is arranged by the high frequency amplification stage, it is equipped with automatic sweep means which starts automatic sweep action according to a command and stops said automatic sweep action according to reception of the broadcast signal more than a prescribed 引手段と、前記所定レベル以上 level, voltage supply means which supplies the の放送信号の受信に応じて前記 voltage which varies at a prescribed step to the 2nd gate of said dual gate FET regardless of a 停止した際、受信周波数とは無 received frequency and control the gain of said 関係に前記デュアルゲートFE dual gate FET when automatic sweep action of said automatic sweep means stops according to で変化する電圧を供給し、前記 reception of the broadcast signal more than said predetermined level, evaluation means to 制御する電圧供給手段と、この judge the existence of reception of the 電圧供給手段から供給された電 broadcast signal more than a prescribed level based on the receive-signal amplified at said ルゲートFETで増幅された受 dual gate FET on the gain according to the 信信号に基づき所定レベル以上 voltage supplied from this voltage supply の放送信号の受信の有無を判定 means, memory means to store the information ,する判定手段と、この判定手段 about the voltage which matches with a receive-signal and is supplied from said voltage supply means when having received with this evaluation means is judged, 圧に関する情報を記憶する記憶 rearrangement means which rearrange the content stored in this memory means based on れた内容を前記電圧に関する情 the information about said voltage.

報を基に並び替える並び替え手 Therefore, it does not especially need A / D 段とを具備したので、格別にA conversion means etc., but it can store a D変換手段等を必要とせず、し received cycle number in order of an electric



THOMSON SCIENTIFIC TERMS AND CONDITIONS

Thomson Scientific Ltd shall not in any circumstances be liable or responsible for the completeness or accuracy of any Thomson Scientific translation and will not be liable for any direct, indirect, consequential or economic loss or loss of profit resulting directly or indirectly from the use of any translation by any customer.

Thomson Scientific Ltd. is part of The Thomson Corporation

Please visit our website:

"www.THOMSONDERWENT.COM" (English)

"www.thomsonscientific.jp" (Japanese)